Μια ενδεικτική υλοποίηση RISC-V επεξεργαστή και ενός υποστηρικτικού assembler
Η παρούσα διπλωματική εργασία υλοποιεί ένα λειτουργικό θεωρητικό μοντέλο ενός διασωληνωμένου επεξεργαστή βασισμένου στην αρχιτεκτονική RISC-V, υλοποιημένο σε Icarus Verilog, με έμφαση στην απλότητα της τελικής σχεδίασης. Το μοντέλο συνοδεύεται από έναν συμβατό, επεκτάσιμο Assembler για την διευκόλυ...
| Main Author: | |
|---|---|
| Other Authors: | |
| Language: | Greek |
| Published: |
2021
|
| Subjects: | |
| Online Access: | http://hdl.handle.net/10889/15506 |
