Scalable Hardware Verification with Symbolic Simulation
| Κύριος συγγραφέας: | Bertacco, Valeria |
|---|---|
| Μορφή: | Ηλεκτρονική πηγή Εργαλειοθήκη Βιβλίο |
| Γλώσσα: | English |
| Έκδοση: |
Boston, MA
Springer Science+Business Media, Inc.
2006
|
| Θέματα: | |
| Διαθέσιμο Online: | http://dx.doi.org/10.1007/0-387-29906-8 |
Παρόμοια τεκμήρια
-
Systemverilog for Verification A Guide to Learning the Testbench Language Features
ανά: Spear, Chris
Έκδοση: (2006) -
SystemVerilog for Design A Guide to Using SystemVerilog for Hardware Design and Modeling
ανά: Sutherland, Stuart
Έκδοση: (2006) -
Interconnect Noise Optimization in Nanometer Technologies
ανά: Elgamel, Mohamed A.
Έκδοση: (2006) -
CMOS Current-Mode Circuits for Data Communications
ανά: Yuan, Fei
Έκδοση: (2007) -
Leakage in Nanometer CMOS Technologies
ανά: Narendra, Siva G.
Έκδοση: (2006)